# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 06-096599 (43)Date of publication of application: 08.04.1994

(51)Int.Cl. 611C 29/00 611C 11/413 611C 11/401


(21)Application number : 04-039817 (71)Applicant : NEC CORP
(22)Date of filing : 26.02.1992 (72)Inventor : OKAWA SHINICHI

#### (54) SEMICONDUCTOR INTEGRATED CIRCUIT

#### (57)Abstract:

PURPOSE: To reduce an area of a chip by suppressing the number of test input registers and the number of test signal lines in a semiconductor device having a plurality of RAM macros.

CONSTITUTION: A test input signal is supplied to a register 11. An output signal of the register 11 is commonly supplied to a plurality of RAM macros 13 through a bus. Output signal of the macros are output through a multiplexer 15. The test input signal is supplied commonly to the plurality of macros 13, which are operated in parallel, and a test output signal is output. The multiplexer 15 selectively outputs the signals of the macros 13 in response to an external signal.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-96599

(43)公開日 平成6年(1994)4月8日


G 1 1 C 29/00 11/41 11/40	3	6741-5L						
		6741-5L	G11C	11/ 34 3		41 D		
		6741-5L			3	71	Α	
			â	審查請求	未請求	青水耳	貝の数	1(全 5 頁
(21)出願番号	特願平4-39817		(71)出願人	0000042	37			
				日本電気	1.株式会社			
(22)出願日	平成 4 年(1992) 2	平成 4年(1992) 2月26日			赵芝五丁	17 1	計1号	
			(72)発明者					
				東京都和式会社内		17∄	計1号	日本電気材
			(74)代理人	弁理士	藤巻 正統	E.		

## (54) 【発明の名称 】 半導体集積回路

(57)【要約】 (修正有)

【目的】 複数のRAMマクロを備える半導体装置におい て、テスト入力用レジスタの数及びテスト用信号線の本 数を抑え、チップ面積を低減する。

【構成】 テスト入力信号はレジスタ11に供給される。 レジスタ11の出力信号はバスを介して複数のRAMマクロ1 3に共通に供給される。RAIIマクロの出力信号はマルチプ レクサ15を介して出力される。テスト入力信号は複数の RAMマクロ13に共通に供給され、複数のRAMマクロ13が並 列に動作し、テスト出力信号を出力する。マルチプレク サ15がRAIIマクロ13のテスト出力信号を外部信号に応答 して選択して出力する。



#### 【特許請求の範囲】

【請求項1】 複数のRAIマクロを有する半導体集機向 路において、テスト用入力信号を受けるレジスタと、前 記レジスタと前記複数のRAIマクロに接続され、前記レ ジスタの出力信号を複数のRAIマクロに共通に供給する バスと、前記RAIマクロのテスト出力信号を選択的に出 力するマルチブレクサを備え、テスト人力信号を複数の RAIマクロに共通に供給に、RAIマクロのテスト出力信号を複数の を記す口によび正に出力することを特徴とする半導体集積回路。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本願発明は半導体集積回路に関 し、特に、複数のRANマクロを内蔵する半導体集積回路 に関する。

#### [0002]

【従来の技術】図5は複数のRMマクロを内蔵する半導体集積回路のテスト用人出力部の構成を示す。図5に示されるように、従来の半導体集積回路では、RMマクロ毎にテスト用人力信号を振り分けるためのレジスタまたはラッチが配置されている。外部から供給されるテスト用人力信号(ビットのテスト用アドレス、ロビットのテスト用人力データ、、ビットのテスト用書き込み信号、トピットのテスト用ビットが選択信号)とテストクロック信号が名レジスタに共通に供給される。各レジスタは、クロック信号に応答して、テスト刀力力信号を対応するRMマクロのテスト人力端子に専用線を介して供給される。

【0003】各RAIIマクロのnビットのテスト出力信号 はマルチプレクサに供給され、マルチプレクサの出力が テスト出力信号となる。

テストロガロ号となる。 【0004】次に、図5に示される半導体集積回路のテ スト動作について説明する。

【0005】例えば、RWマクロ1をテストする場合、 レジスタ1にクロック信号CK1が入力され、テスト 入力信号がレジスタ1を介してRWマクロ1のテスト入 力端子に供給される。RWマクロ1の出力端子から出力 されたテスト出力信号はマルチブレクサにより選択さ れ、外部に出力される。

#### [0006]

【発明が解決しようとする課題】 図5に示される従来の 40 半導体集積回路では、RMマクロ毎にレジスタを設け、 レジスタからRMマクロにテスト人力信号を倒削に供給 している。このため、1チップ内に多数のRMマクロを 持つ場合、レジスタ及びテスト用信号線の本数が多くな り、チップ面積が増大し、ひいては集積度が低下すると いう欠点があった。

【0007】 本発明はかかる問題点に鑑みてなされたも のであって、レジスタの数及びテスト用信号線の本数を 抑制し、これにより、チップ面積を低減することを目的 とする。

#### [00008]

【課題を解決するための手段】本発明に係る「導体集積 回路は、複数のRAIマクロを有する半導体集積回路にお いて、テスト用人力信号を受けるレジスタと、前記レジスタ の出力信号を複数のRAIマクロに共衛に供給するパス と、前記NAIマクロのテスト出力信号を選択的に出力す るマルチブレクサとを有することを特徴とする。 【0009】

2

# [00009]

10 【作用】テスト入力信号(例えば、テスト用アドレス、テスト用入力データ、テスト用書き込み信号、テスト用 ピット選択信号を含む) はレジスタとバスを介して複数 のRMFマクロに共通に供給される。複数のRMFマクロは並 列に動作し、テスト出力を出力する。複数のRMFマクロ のテスト出力信号からマルチブレクサにより1つが選択 され、出力される。

【0010】テスト入力信号とマルチプレクサの選択を 適当に切り替えることにより複数のRAIIマクロを切り替 えてテストすることができる。レジスタとバスはRAIIマ

はラッチが配置されている。外部から供給されるテスト 20 クロの数に関われず1つでよく、チップ面積を小さく抑用入力信号( $_1$  ビットのテスト用アドレス、 $_2$  ビットの えることができる。

#### [0011]

【実施例】以下、本願発明の実施例を図面を参照して詳細に説明する。

【0012】図1は本顧発明の第1実施例にかかる半導体集積回路のテスト用人出力部を示す。図1において、外部から供給されるテスト力月号(1セットのテスト用アドレス、nビットのテスト用入力データ、kビットのテスト用書き込み信号、hビットのテスト用ビット選の 伊信号 はレジスタ1の入力信号端子に供給される。また、クロック信号(Kボルジスタ11のクロック端子に供給される。なお、i,n,k,hは整数である。

【0013】レジスタ11は、クロック信号伝訳に広答してテスト人力信号をラッチし、テスト用アドレスバスAT 1ーATI、テスト用入力データバスDITIーDITA、テスト用 書き込み信号パスWETIーWETK、テスト用ビット選択信号 パスWETIーBTIn)に出力する。以下、これらのバスを総 练してテスト信号が3と呼ばれ

【0014】テスト信号バスはチップ内のm (mは2以上の整数) 個のRMマクロ13-1-13-mのテスト入力端子 に共適定接続3セマおり、レジスタ11の出力したテスト 入力信号はRMマクロ13-1-13-mに共適に供給される。 【0015】RMマクロ13-1-13-mの出力端子はマルチ ブレクサ15の入力端子に接続されており、マルチブレク サ15は、関示せぬマクロ出力選択信号に応答して、RM マクロ13-1-13-mの出力から1つを選択して出力する。 【0016】次に、関1の平導体表階設置の動作を図2 のタイミングチャートを発駆して活動する。

【0 0 1 7】レジスタ11は外部より供給されたテスト入 50 力信号をクロックCKTの立ち上がりに同期してラッチ

し、対応するテスト信号バスに出力する。テスト信号バ スに出力されたテスト入力信号はRAIIマクロ13-1-13-m に共涌に供給される。テスト入力信号に応答してRAMマ クロ13-1-13-mは並列に動作し、テスト出力信号DOT11 - DOTmn(nは整数)をマルチプレクサ15に供給する。 マルチプレクサ15は外部から供給されるマクロ出力選択 信号によりRANマクロ13-1-13-mのテスト出力信号DOT11 - DOTmnの1つを選択して出力する。

【0018】本実施例によれば、テスト入力信号とマク RAMマクロをチェックすることができる。しかも、RAMマ クロの数にかかわらずテスト入力信号保持用のレジスタ 及びテスト信号バスが1つですみ、チップ面積を抑える ことができる。

【0019】図3はこの発明の第2の実施例にかかる半 導体集積回路のRAMマクロとバスの接続部を示す。この 実施例では、各RAIIマクロはnケのテスト用データ入力 端子、kケのテスト用書き込み信号入力端子、hケのテ スト用ビット選択信号入力端を有し、複数のRAMマクロ のテスト用データ入力端子、テスト用書き込み信号入力 20 増大を生じない。 端子、テスト用ビット選択信号入力端をそれぞれ1ビッ トバスで共涌に接続している。このため、本実施例で は、テスト信号バスDIT、WET、BSTがそれぞれ1本です む(テスト用アドレス信号バスは+ビット)。このた め、テスト用信号バスの占有面積を小さく抑えることが できる。なお、iビットのテスト用アドレス信号バスAT D1-ATDi、1ビットの各テスト信号パスDIT、WET、BST は図示せぬレジスタを介してテスト用外部入力端子に接 続されている。

【0020】図4はこの発明の第3実施例にかかる半導30 体集積回路のRAMマクロとバスの接続部を示す。第3実 施例では、各RAMマクロのテスト用データ入力端子、テ スト用書き込み信号入力端子、テスト用ビット選択信号 入力端子を、2ビットバスを用いて、それぞれ1つおき に共涌に接続している。このため、本実施例では、図中 に波線で示すように、RAMマクロ内での隣接信号線のシ

ョートを検出できる(図3の構成ではこのショートを検 出することが困難である)。さらに、テスト信号バスDI T、WET、BSTのバス幅がそれぞれ2ビットですみ、テス ト用信号バスの占有面積を比較的小さく抑えることがで きる。なお、図3の構成と同様に、テスト用アドレス信 号バスATD1-ATDi、2ビットの各テスト信号バスDIT、W ET、BSTは図示せぬレジスタを介してテスト用外部入力 盤子に接続されている。

【0021】本願発明は上記実施例に限定されず、種々 ロ出力選択信号を適当に切り替えることにより、複数の 10 の変形が可能である。例えば、上記実施例では、複数の RAWマクロを備える半導体集積装置における。テスト用 信号の入力部について説明したが、本願発明はこれに限 定されず、複数の同一又は類似構成の半導体回路のテス ト入力部すべてに応用できるものである。

#### [0022]

【発明の効果】以上説明したように、本発明は、複数の RAMマクロのテスト用入力端子をテスト信号バスに共通 に接続しているため、1チップ内に多数のRAMマクロを 有する場合でも、テスト用の信号線によるチップ面積の

## 【図面の簡単な説明】

【図1】この発明の第1実施例にかかる半導体集積回路 の構成を示す図である。

【図2】図1に示される半導体集積同路の動作を説明す るためのタイミングチャートである。

【図3】この発明の第2実施例にかかる半導体集積回路 の構成を示す図である。


【図4】この発明の第3実施例にかかる半導体集積回路 の構成を示す図である。


【図5】複数のRAMマクロを備える半導体集積回路の従 来例を示す図である。

【符号の説明】

11: レジスタ 13: RAWマクロ

15:マルチプレクサ





【図5】

